Google dan Qualcomm kini mengumumkan kerjasama strategik, dimana kedua-dua gergasi teknologi kini akan membangunkan sebuah cipset untuk peranti boleh-pakai, dengan berasaskan kepada binaan RISC-V.
RISC-V (disebut Risk 5) ataupun Reduced Instruction Set Computer V ialah sebuah set arahan sumber terbuka yang dibangunkan berdasarkan piawaian RISC sedia ada untuk membangunkan cip pemprosesan. RISC-V dilihat mempunyai potensi dari segi pembangunan kerana ia berasaskan sumber terbuka dan boleh dibangunkan mengikut spesifikasi dan keperluan.
Dengan pembangunan cip RISC-V Snapdragon Wear ini, ia dijangka memberikan lebih kebebasan dalam pembangunan dan penyesuaian teras pemprosesan mengikut keperluan.
Catat Ulasan